

Soluzione della Prova Scritta di Complementi di Elettronica II


10 Gennaio 2007

- 1) Indichiamo con S_n ed S_p i dimensionamenti dei transistori n -MOS e p -MOS del *gate* $G1$. Nel transitorio di discesa di caso peggiore il dimensionamento equivalente del *pull-down* vale $S_{n,eq}=S_n/2$ mentre il dimensionamento del *pull-up* nella salita di caso peggiore vale $S_{p,eq}=S_p/3$. Affinchè i tempi di salita e discesa di caso peggiore siano uguali dobbiamo quindi avere $S_p=(3/2)\varepsilon S_n=3.75S_n$, in quanto $\varepsilon=\beta'_n/\beta'_p$ vale 2.5. Per uguagliare il ritardo di caso peggiore del *gate* $G1$ ad un invertitore con dimensionamento minimo è necessario $S_n=2$, quindi $S_p=3.75S_n=7.5$. Dunque, quando S_n vale 2, la capacità di ingresso di $G1$ vale $C_{G1}=2(1+3.75)C_{M1}$, inoltre al nodo di uscita sono connessi tre transistori n -MOS con dimensionamento $S_n=2$ ed un p -MOS con dimensionamento $S_p=7.5$.

Le precedenti considerazioni consentono di calcolare il *logical* e *parasitic effort* di $G1$ come:

$$g_{G1} = \frac{2(1+3.75)C_{M1}}{(1+\varepsilon)C_{M1}} = 2.71 \quad p_{G1} = \frac{S_p + 3S_n}{(1+\varepsilon)}p_{inv} = \frac{7.5 + 3 \cdot 2}{(1+2.5)}p_{inv} = 3.86p_{inv} = 3.66$$

- 2) Il circuito in figura realizza la funzione logica richiesta usando il *gate* $G1$.



Affinchè il *gate* $G1$ abbia un ritardo uguale ad un invertitore ad area minima é necessario che abbia $S_n=2$ ed $S_p=3.75 \cdot 2=7.5$. La capacità di ingresso del *gate* risulta quindi:

$$C_{G1} = (2 + 7.5)C_{M1} = 7.35fF \quad C_{M1} = C_{ox}L_{MIN}^2 + 2L_{MIN}C_{GS0} = 0.774fF$$

Per calcolare il *path-effort* F del circuito complessivo sono necessari il *logical effort* di tutti i *gate*. Per il NAND ed il NOR avremo:

$$g_{nor} = \frac{1+2\varepsilon}{1+\varepsilon} = 1.71 \quad g_{nand} = \frac{3+\varepsilon}{1+\varepsilon} = 1.57$$

Nota la capacità di ingresso di $G1$ vale $7.35fF$ e quella di carico $C_L=500fF$, possiamo calcolare il *path effort* come:

$$F = GH = g_{G1} \cdot g_{nor} \cdot g_{nand} \cdot \frac{500}{7.35} \simeq 495$$

- 3) Lo *stage effort* ottimo per la tecnologia in esame vale $\rho \simeq 0.71p_{inv} + 2.82 = 3.47$, quindi il numero ottimo di stadi per il *path effort* del circuito considerato vale $\hat{N} = \ln(F)/\ln(\rho) = 4.98$. É dunque opportuno che il circuito abbia almeno 5 stadi e risulta quindi conveniente aggiungere un invertitore. Lo *stage effort* $\hat{f}$ che minimizza il ritardo considerando cinque stadi di logica risulta $\hat{f} = \sqrt[5]{F} = 3.46$, che praticamente coincide col valore ottimo ρ . Noto lo *stage effort* ottimo $\hat{f}$ ed indicando con $I2$ l'invertitore aggiunto rispetto al circuito in figura, otteniamo i dimensionamenti (espressi in termini di capacità di ingresso):

$$C_{I2} = \frac{C_L}{\hat{f}} = 144.5fF \quad C_{nand} = \frac{g_{nand}C_{I2}}{\hat{f}} \simeq 65.6 \quad C_{I1} = \frac{C_{nand}}{\hat{f}} = 18.95fF$$

ed infine:

$$C_{nor} = \frac{g_{nor}C_{I1}}{\hat{f}} \simeq 9.36$$

Si verifica che il dimensionamento del *gate* $G1$ calcolato come $g_{G1}C_{nor}/\hat{f}$ risulta congruente col valore usato per il calcolo dei dimensionamenti.